FPGA
未读
MAX10-STEP开发板应用
FPGA
未读
Verilog 基础代码+ModelSim仿真
1. 4位加法器 adder.v module adder (
input wire [3:0] A,B,
input Ci,
output wire [3:0] Sum,
output Co
);
assign {